module Mux26to13_1bit(ip13,self13,op13,enable);

input [12:0]ip13, self13;
input enable;
output [12:0]op13;

Mux2to1_1bit mux10(ip13[0],self13[0],op13[0],enable);
Mux2to1_1bit mux11(ip13[1],self13[1],op13[1],enable);
Mux2to1_1bit mux12(ip13[2],self13[2],op13[2],enable);
Mux2to1_1bit mux13(ip13[3],self13[3],op13[3],enable);
Mux2to1_1bit mux14(ip13[4],self13[4],op13[4],enable);
Mux2to1_1bit mux15(ip13[5],self13[5],op13[5],enable);
Mux2to1_1bit mux16(ip13[6],self13[6],op13[6],enable);
Mux2to1_1bit mux17(ip13[7],self13[7],op13[7],enable);
Mux2to1_1bit mux18(ip13[8],self13[8],op13[8],enable);
Mux2to1_1bit mux19(ip13[9],self13[9],op13[9],enable);
Mux2to1_1bit mux20(ip13[10],self13[10],op13[10],enable);
Mux2to1_1bit mux21(ip13[11],self13[11],op13[11],enable);
Mux2to1_1bit mux22(ip13[12],self13[12],op13[12],enable);

endmodule
